[주요업무_RTL]

- IP의 설계사양 결정 및 Block level 아키텍쳐 개발

- 논리회로 설계 및 검증

- Block Level Sanity Check 수행: Lint, CDC, Synthesis, EQ, ECO

- Block level SDC generation and verification (PT constraint)

- Block level UPF generation and verification (VC LP)

- PerfomanceProfiling, Power Estimation

 

[주요업무_DV]

- 디자인에 대한 Functional Test Plan 작성

- 디자인에 대한 Constrained Random Verification Test Directed Test 작성

- 디자인에 대한 검증 환경구축

- Functional Coverage / Code Coverage 목표달성을 위한 검증 작업

- 다양한 디자인Level (IP / Sub-system / SocLevel) 의 검증 작업

 

[자격조건]

- 관련 경력 5년 이상 20년 이하

- RTL 논리회로 설계 지식(Verilog, SystemVerilog)

- SOC 버스 아키텍쳐 및 AXI/ACE 프로토콜에 대한 이해

- 칩 설계 및 설계 방법론에 대한 이해

- C, C++ 등 프로그래밍 언어에 대한 이해

 

[혜택 및 복지]

- 매 월 가정의 날 조기퇴근

- 중식대 별도 지원

- 임직원 Refresh 지원(年 100만원)

- 임직원 어학계발비 지원(年 50만원)

- 단체 상해보험 가입

- 그룹사 휴양시설(대명, 한화콘도, 설악 썬밸리) 이용 지원

- 자녀 학자금 지원

- 건강검진 지원

- 상품권 지급 : 명절, 생일, 결혼기념일

- 삼성전자 임직원몰 이용

- 경조금 및 경조휴가, 화환 지급

- 장기근속자 휴가 및 수당 지급

 

[채용프로세스]

1차 서류전형 à 필기테스트(기본 회로 이해, Verilog, C 프로그래밍, SoC 이해) à 면접전형 à 채용검진 à 최종입사